��1�� ����SoCFPGA��Ƕ��ʽϵ�y�OӋ����
1.1 SoCǶ��ʽ�OӋ�������c�C��
1.2 Altera�ṩ�Ľ�Q�����R��
1.2.1 ����ϵ��
1.2.2 �OӋܛ�����߼�Ƕ��ʽ̎����
1.2.3 ����ʹ�õ�IP����
1.2.4 SoCFPGA�_�l�׼�����

��2�� AlteraSoCFPGAϵ����������
2.1 SoCFPGA����
2.2 CycloneV����
2.3 ArriaV����

��3�� QuartusIIEDA�_�l���ߑ���
3.1 �F������ϵ�y�OӋ��������
3.1.1 �D���Ñ������OӋ����
3.1.2 EDA����ϵ�y�OӋ����
3.1.3 Quarrusll13.OEDAܛ�����c
3.2 Quartusll13.0ܛ�����b
3.3 QuartusIIEDAܛ���OӋ�^��
3.4 QuartusII�OӋݔ��
3.4.1 �����¹���
3.4.2 ����ԭ��D��݋�ļ�
3.4.3 �����ı���݋�ļ�
3.4.4 �����惦����݋�ļ�
3.4.5 �OӋ����
3.5 �OӋ�Ŀ�ľ��g
3.5.1 �Ŀ�C��
3.5.2 Quartusll���g���x��O��
3.5.3 ���_����
3.5.4 �Ŀ���g�Y������
3.6 �OӋ�Ŀ�ķ�����C
3.6.1 Modelsimܛ���ܘ�
3.6.2 Modelsimܛ������
3.7 TimeQuest�r�����
3.7.1 �r�������������
3.7.2 �r������������E
3.7.3 �鿴�r��������
3.8 ��������

��4�� Qsysϵ�y�_�l����
4.1 Qsys����
4.1.1 SoPC���g����
4.1.2 Qsys�cSoPC�_�l
4.1.3 Qsys�������c
4.1.4 Qsys��c
4.2 Qsys�OӋ����
4.3 Qsys������
4.3.1 ϵ�yԪ���
4.3.2 ϵ�y�Č��
4.3.3 ϵ�y�x��
4.3.4 Qsys�ˆ�����
4.4 Qsys�Ñ��Զ���Ԫ��
4.4.1 Qsys�M������
4.4.2 Qsys�M����݋��
4.4.3 �Զ��x�M������1-DDS��̖�a��ģ�K
4.4.4 �Զ��x�M������2-��̫�W������W5300����

��5�� NiosIIEDSǶ��ʽ̎�����OӋ
5.1 NiosIIǶ��ʽ̎��������
5.1.1 ��NiosǶ��ʽ̎����
5.1.2 �ڶ���NiosǶ��ʽ̎����
5.1.3 �����õ�ܛ��Ƕ��ʽ̎�����ă���
5.2 NiosIIǶ��ʽ̎����ܛӲ���_�l���̺���
5.2.1 Ӳ���_�l����
5.2.2 ܛ���OӋ����
5.2.3 ܛ���OӋ����
5.3 HALϵ�y��
5.3.1 HALϵ�y�캆��
5.3.2 ʹ��HAL�_�l����
5.4 NiosIIEDS�_�l����
5.4.1 ϵ�yܛӲ���������
5.4.2 ϵ�yӲ���OӋ
5.4.3 ϵ�yܛ���OӋ
……
��6�� ����Qsys��HPSģ���OӋ
��7�� ����SoC EDS��Ƕ��ʽϵ�y�OӋ
��8�� ����ARM SoC FPGA��DSP�OӋ
��9�� OpenCL���T�c����