��1�¸���. 1.1EDA���g? 1.2���ڿɾ���߉݋������EDA�OӋ����1.3��� ��2�Œ��Ӳ���_�lƽ�_ 2.1 FPGA���� 2.2 DE1-SoC FPGA�_�l�庆�� 2.3 DE1-SoC���O�� 2.4�r�ģ�K 2.5 DE1-SoC�Ļ���I/O�O�� ��3���_�l�h�� 3.1 Quartus Prime 22.1�����d�����b 3.2 Questa���S���C��Ո������ 3.3 Quartus Prime 22.1�Ļ��A���� 3.4�yԇƽ�_ 3.5���� 3.6 Signal Tap߉݋�����x ��4��Verilog HDL�OӋ�ij��󼉄e�c�Ӵ�4.1�T���Y��������ģ 4.2�����������c�О鼉��ģ 4.3��ͬ�����L����OӋʾ�� 4.4ģ�K�������OӋ 4.5��ˮ���OӋ ��5��Verilog HdL���ޠ�B�C�OӋ5.1���ޠ�B�C�OӋ 5.2���Йz�y�� 5.3��ͨ�������� 5.4��ݿ����� ��6��Verilog HDL��I/O���O���OӋ���� 6.1�߶Δ��a�� 6.24x4����I�P 6.3UART��������ͨ�� 6.4SPI�ӿ� 6.5OLED�@ʾ ��7��Verilog HDL���\����OӋ���� 7.1�Ӝp���� 7.2��λ�ӷ��� 7.3��г˷��� 7.4��ˮ���˷��� 7.5������ 7.6��ˮ�������� 7.7FIR�V���� ��8��Verilog HDL����ϵ�y�OӋ���� 8.1����ϵ�y�OӋ 8.2����犵��OӋ�c���F 8.3����CPU�OӋ�c���F