国产第1页_91在线亚洲_中文字幕成人_99久久久久久_五月宗合网_久久久久国产一区二区三区四区

讀書月攻略拿走直接抄!
歡迎光臨中圖網 請 | 注冊
> >>
EDA原理及Verilog HDL實現——從晶體管、門電路到Xilinx Vivado的數字系統設計

包郵 EDA原理及Verilog HDL實現——從晶體管、門電路到Xilinx Vivado的數字系統設計

作者:何賓
出版社:清華大學出版社出版時間:2017-07-01
開本: 16開 頁數: 571
本類榜單:工業技術銷量榜
中 圖 價:¥77.2(8.3折) 定價  ¥93.0 登錄后可看到會員價
加入購物車 收藏
開年大促, 全場包郵
?新疆、西藏除外
本類五星書更多>

EDA原理及Verilog HDL實現——從晶體管、門電路到Xilinx Vivado的數字系統設計 版權信息

EDA原理及Verilog HDL實現——從晶體管、門電路到Xilinx Vivado的數字系統設計 內容簡介

  《EDA原理及Verilog HDL實現:從晶體管、門電路到Xilinx Vivado的數字系統設計》是為高等學校電子信息類及相關專業編寫的數字系統設計教材,共分為11章,主要內容包括數字邏輯基礎、可編程邏輯器件工藝和結構、Vivado集成開發環境IP設計流程、Vivado集成開發環境VerilogHDL設計流程、VerilogHDL語言規范、基本數字單元VerilogHDL描述、VerilogHDL數字系統設計和實現、創建和封裝用戶IP設計和實現、Vivado調試工具原理及實現、數字系統高級設計方法和數模混合系統設計。  《EDA原理及Verilog HDL實現:從晶體管、門電路到Xilinx Vivado的數字系統設計》以XilinxArtix7系列FPGA器件和Xilinx新一代的Vivado2015.4集成開發環境為設計平臺,根據數字系統設計課程的教學要求以及作者多年的教學經驗,將本科傳統的數字電子技術(數字邏輯)課程與復雜數字系統設計課程相結合,遵循循序漸進、由淺入深的原則,內容涵蓋了晶體管、門電路、數字邏輯理論、組合邏輯和時序邏輯、可編程邏輯器件結構、Vivado集成開發環境設計流程、VerilogHDL語言、VerilogHDL復雜數字系統設計、IP封裝與調用、在線邏輯分析儀工具以及數模混合系統設計等方面。  為了方便教師教學和學生自學,書中給出了大量設計實例,并提供了配套的教學資源(詳見書中的學習說明)。  《EDA原理及Verilog HDL實現:從晶體管、門電路到Xilinx Vivado的數字系統設計》可作為本科生和研究生學習數字系統設計等相關課程的教材,或作為從事XilinxFPGA設計的工程技術人員的參考用書,也可作為Xilinx大學計劃培訓的授課教材。  《EDA原理及Verilog HDL實現:從晶體管、門電路到Xilinx Vivado的數字系統設計》特色:  知識融合將數字邏輯(電路)的基礎理論與Xilinx新的Vivado集成開發環境進行系統化深度融合。書中內容涵蓋了數字邏輯和復雜數字系統設計所要求的全部知識點。通過對數字系統設計理論和設計方法的系統講解,為后續深入學習計算機硬件課程及數字信號處理課程打下堅實的基礎。  技術介紹數字邏輯電路基本知識點時,參考了國外數字邏輯設計領域的書籍。在介紹VerilogHDL語法時,參考了新的IEEE相關標準。書中所有的設計實例均經過嚴格測試和驗證。通過系統化的講解及規范化的設計實例,幫助讀者培養良好的數字系統設計習慣,掌握新的數字系統設計方法和設計理念。  涵蓋內容系統論述了晶體管、開關系統、數字器件特性、數字集成電路、邏輯代數基礎、組合邏輯電路、時序邏輯電路、有限自動狀態機、可編程邏輯器件、VerilogHDL硬件描述語言、基本數字邏輯單元設計、Vivado設計流程、IP核封裝和調用、數字系統設計高級方法、ADC和DAC原理、數/模混合系統設計等知識。實例豐富對于書中的每個基本知識點,都提供了大量的設計實例,以方便教學和自學實踐。

EDA原理及Verilog HDL實現——從晶體管、門電路到Xilinx Vivado的數字系統設計 目錄

第1章 數字邏輯基礎
1.1 數字邏輯的發展史
1.2 開關系統
1.2.1 0和1的概念
1.2.2 開關系統的優勢
1.2.3 晶體管作為開關
1.2.4 半導體物理器件
1.2.5 半導體邏輯電路
1.2.6 邏輯電路符號描述
1.3 半導體數字集成電路
1.3.1 集成電路的發展
1.3.2 集成電路構成
1.3.3 集成電路版圖
1.4 基本邏輯門電路分析
1.4.1 基本邏輯門電路的描述
1.4.2 邏輯門電路的傳輸特性
1.4.3 基本邏輯門集成電路
1.4.4 不同工藝邏輯門的連接
1.5 邏輯代數理論
1.5.1 邏輯代數中運算關系
1.5.2 邏輯函數表達式
1.6 邏輯表達式的化簡
1.6.1 使用運算律化簡邏輯表達式
1.6.2 使用卡諾圖化簡邏輯表達式
1.6.3 不完全指定邏輯功能的化簡
1.6.4 輸入變量的卡諾圖表示
1.7 毛刺產生及消除
1.8 數字碼制表示和轉換
1.8.1 數字碼制表示
1.8.2 數字碼制轉換
1.9 組合邏輯電路
1.9.1 編碼器
1.9.2 譯碼器
1.9.3 碼轉換器
1.9.4 數據選擇器
1.9.5 數據比較器
1.9.6 加法器
1.9.7 減法器
1.9.8 加法器/減法器
1.9.9 乘法器
1.10 時序邏輯電路
1.10.1 時序邏輯電路類型
1.10.2 時序邏輯電路特點
1.10.3 基本SR鎖存器
1.10.4 同步SR鎖存器
1.10.5 D鎖存器
1.10.6 D觸發器
1.10.7 其他觸發器
1.10.8 普通寄存器
1.10.9 移位寄存器
1.10.10 存儲器
1.11 有限自動狀態機
1.11.1 有限自動狀態機原理
1.11.2 狀態圖表示及實現
1.11.3 三位計數器
……

第2章 可編程邏輯器件工藝和結構
第3章 Vivado集成開發環境IP核設計流程
第4章 Vivado集成開發環境VerilogHDL設計流程
第5章 VerilogHDL語言規范
第6章 基本數字邏輯單元VerilogHDL描述
第7章 VerilogHDL數字系統設計和實現
第8章 創建和封裝用戶IP設計與實現
第9章 Vivado調試工具原理及實現
第10章 數字系統高級設計方法
第11章 數模混合系統設計
展開全部

EDA原理及Verilog HDL實現——從晶體管、門電路到Xilinx Vivado的數字系統設計 作者簡介

  何賓,著名的嵌入式技術和EDA技術專家,長期從事電子設計自動化方面的教學和科研工作,與全球多家知名的半導體廠商和EDA工具廠商大學計劃保持緊密合作。目前已經出版嵌入式和EDA方面的著作30余部,內容涵蓋電路仿真、電路設計、可編程邏輯器件、數字信號處理、單片機、嵌入式系統、片上可編程系統等。典型的代表作有《XilinxAllProgrammable2ynq-7000SoC設計指南》《XilinxFPGA數字設計——從門級到行為級的雙重描述》《STC單片機原理及應用》《STC單片機C語言程序設計》等。

商品評論(0條)
暫無評論……
書友推薦
本類暢銷
編輯推薦
返回頂部
中圖網
在線客服
主站蜘蛛池模板: 久热久| 亚洲熟女乱色综合亚洲小说 | 99久久久无码国产aaa精品 | 九九热精品免费视频 | 美女福利视频网 | 秋霞无码一区二区 | 午夜福利一区二区三区在线观看 | 久久久欧美综合久久久久 | 精品无码人妻一区二区免费蜜桃 | 日韩欧美国产一区二区三区 | 在厨房被c到高潮a毛片奶水 | 国产在视频 | 免费人成网站视频在线观看国内 | 国产精品综合 | 日本亚洲欧洲无免费码在线 | 亚州男人天堂 | 一级毛片免费观看不卡视频 | 人妻少妇被粗大爽.9797pw | 色综合 成人 | 精品国产91乱码一区二区三区 | 2020久久精品永久免费 | 一级毛片大全 | 六月丁香中文字幕 | 丰满少妇呻吟高潮经历 | 色琪琪久久草在线视频 | 男女生特黄的视频 | 亚洲毛片 | 国产高潮视频在线观看 | 无码国产伦一区二区三区视频 | 成人国产综合 | 韩国在线精品福利视频在线观看 | 亚洲精品欧美综合二区 | 插我舔内射18免费视频 | 国产真人性做爰久久网站 | 国产成人无码区免费网站 | 亚洲一二三区视频 | 精品人妻午夜一区二区三区四区 | 国产精品国产自线拍免费软件 | 成年人网站在线观看免费 | 久久66热re国产毛片基地 | 黑人大战中国av女叫惨了 |