掃一掃
關注中圖網
官方微博
本類五星書更多>
-
>
闖進數學世界――探秘歷史名題
-
>
中醫基礎理論
-
>
當代中國政府與政治(新編21世紀公共管理系列教材)
-
>
高校軍事課教程
-
>
思想道德與法治(2021年版)
-
>
毛澤東思想和中國特色社會主義理論體系概論(2021年版)
-
>
中醫內科學·全國中醫藥行業高等教育“十四五”規劃教材
數字邏輯電路設計-(第三版) 版權信息
- ISBN：9787302409854
- 條形碼：9787302409854 ; 978-7-302-40985-4
- 裝幀：一般膠版紙
- 冊數：暫無
- 重量：暫無
- 所屬分類：>>
數字邏輯電路設計-(第三版) 本書特色
鮑可進、趙念強、趙不賄編著的《數字邏輯電路 設計（第3版）》從數字電路的基礎知識出發，介紹 數制和編碼、邏輯代數、門電路、組合邏輯、觸發器 、時序邏輯、硬件描述語言（vhdl）、可編程器件（ pld、cpld、hdpld、fpga）、在系統編程技術（isp ）及eda技術的設計思想等內容。本書采用vhdl（硬 件描述語言）來描述電路的設計，每章末有小結并附 有一定數量的習題與思考題，提供全部內容的ppt教 案。 本書可作為高等院校計算機、通信、電子信息、 自動化等專業的“數字邏輯”課程的教材，也可作為 相關技術人員的參考書。
數字邏輯電路設計-(第三版) 內容簡介
鮑可進、趙念強、趙不賄編著的《數字邏輯電路 設計（第3版）》從數字電路的基礎知識出發，介紹 數制和編碼、邏輯代數、門電路、組合邏輯、觸發器 、時序邏輯、硬件描述語言（VHDL）、可編程器件（ PLD、CPLD、HDPLD、FPGA）、在系統編程技術（ISP ）及EDA技術的設計思想等內容。本書采用VHDL（硬 件描述語言）來描述電路的設計，每章末有小結并附 有一定數量的習題與思考題，提供全部內容的PPT教 案。 本書可作為高等院校計算機、通信、電子信息、 自動化等專業的“數字邏輯”課程的教材，也可作為 相關技術人員的參考書。
數字邏輯電路設計-(第三版) 目錄
第1章 數字系統與編碼 1.1 數字系統中的進位制 1.1.1 數制 1.1.2 數制轉換 1.2 數字系統中的編碼 1.2.1 帶符號數的代碼表示 1.2.2 十進制數的二進制編碼 1.2.3 可靠性編碼 1.2.4 字符編碼 1.3 小結 1.4 習題與思考題第2章 門電路 2.1 數字信號基礎 2.1.1 脈沖信號 2.1.2 邏輯電平與正、負邏輯 2.2 半導體器件的開關特性 2.2.1 二極管的開關特性 2.2.2 三極管的開關特性 2.2.3 mos管的開關特性 2.3 基本邏輯門電路 2.3.1 與門、或門和非門 2.3.2 復合門 2.3.3 三態門與傳輸門 2.4 ttl集成門電路 2.4.1 數字集成電路的分類 2.4.2 ttl與非門 2.4.3 集電極開路的與非門 2.4.4 ttl門電路使用注意事項 2.5 cmos集成門電路 2.5.1 cmos非門 2.5.2 cmos與非門 2.5.3 cmos或非門 2.5.4 cmos三態門 2.5.5 cmos門電路的特點與使用注意事項 2.6 ttl電路與cmos電路之間的接口電路 2.6.1 三極管組成的接口電路 2.6.2 其他接口電路 2.7 小結 2.8 習題與思考題第3章 組合邏輯的分析與設計 3.1 邏輯代數基礎 3.1.1 邏輯變量及基本邏輯運算 3.1.2 邏輯代數的基本公式、定理與規則 3.1.3 邏輯函數及其表達式 3.2 邏輯函數的化簡 3.2.1 代數化簡法 3.2.2 卡諾圖化簡法 3.2.3 列表化簡法 3.2.4 邏輯函數化簡中兩個實際問題 3.3 組合邏輯電路的分析 3.3.1 組合邏輯電路分析的一般方法 3.3.2 組合邏輯電路分析舉例 3.4 組合邏輯電路的設計 3.4.1 組合邏輯電路設計的一般方法 3.4.2 組合邏輯電路設計中應考慮的問題 3.5 vhdl描述基礎 3.5.1 vhdl概述 3.5.2 vhdl描述的基本結構 3.5.3 vhdl的標識符和保留字 3.6 組合邏輯電路設計舉例 3.6.1 半加器和全加器的設計 3.6.2 bcd碼編碼器和七段顯示譯碼器的設計 3.6.3 代碼轉換器的設計 3.7 組合邏輯電路中的競爭與險象 3.7.1 競爭與險象的產生 3.7.2 險象的分類 3.7.3 險象的判斷 3.7.4 險象的消除 3.8 小結 3.9 習題與思考題第4章 觸發器 4.1 雙穩態觸發器 4.1.1 rs觸發器 4.1.2 jk觸發器 4.1.3 d觸發器 4.1.4 t觸發器 4.1.5 觸發器的時間參數 4.2 單穩態觸發器 4.3 多諧振蕩器 4.3.1 rc環形多諧振蕩器 4.3.2 石英晶體構成的多諧振蕩器 4.4 施密特觸發器 4.5 小結 4.6 習題與思考題第5章 時序邏輯的分析與設計 5.1 時序邏輯電路的結構與類型 5.1.1 mealy型電路 5.1.2 moore型電路 5.2 同步時序邏輯電路的分析 5.2.1 同步時序邏輯電路的分析方法 5.2.2 常用同步時序邏輯電路 5.3 同步時序邏輯電路的設計 5.3.1 建立原始狀態表 5.3.2 狀態表的化簡 5.3.3 狀態分配 5.3.4 求激勵函數和輸出函數 5.4 vhdl時序電路設計特點 5.4.1 電路的時鐘控制 5.4.2 狀態圖的vhdl描述 5.5 同步時序邏輯電路設計舉例 5.6 異步時序電路 5.6.1 脈沖異步時序邏輯電路的分析 5.6.2 脈沖異步時序邏輯電路的設計 5.7 小結 5.8 習題與思考題第6章 集成電路的邏輯設計與可編程邏輯器件 6.1 常用中規模通用集成電路 6.1.1 二進制并行加法器 6.1.2 譯碼器和編碼器 6.1.3 多路選擇器和多路分配器 6.1.4 數值比較器 6.1.5 奇偶發生/校驗器 6.2 半導體存儲器 6.2.1 概述 6.2.2 隨機讀寫存儲器 6.2.3 只讀存儲器 6.3 可編程邏輯器件 6.3.1 pld概述 6.3.2 可編程只讀存儲器 6.3.3 可編程邏輯陣列 6.3.4 可編程陣列邏輯 6.3.5 通用陣列邏輯 6.4 小結 6.5 習題與思考題第7章 高密度可編程器件 7.1 在系統可編程技術 7.2 isp器件的結構與原理 7.3 在系統編程原理 7.3.1 isp器件編程元件的物理布局 7.3.2 isp編程接口 7.3.3 isp器件的編程方式 7.4 fpga器件 7.4.1 fpga的基本結構 7.4.2 fpga開發流程 7.4.3 altera低成本fpga 7.4.4 xilinx xc4000系列fpga 7.4.5 xc4000系列fpga的配置模式 7.5 基于可編程器件的電路設計實例分析 7.5.1 系統基本功能介紹 7.5.2 系統設計框圖 7.5.3 系統功能分析 7.5.4 系統實現過程 7.6 小結 7.7 習題與思考題附錄a vhdl基本語句及設計實例 a.1 順序語句 a.2 并行語句 a.3 屬性描述與定義語句 a.4 觸發器的vhdl描述 a.5 cpu基本部件設計舉例參考文獻
展開全部
書友推薦
- >
中國人在烏蘇里邊疆區:歷史與人類學概述
- >
莉莉和章魚
- >
朝聞道
- >
自卑與超越
- >
推拿
- >
有舍有得是人生
- >
煙與鏡
- >
苦雨齋序跋文-周作人自編集
本類暢銷
