��1�� �wՓ
1.1 �����·�OӋ�����c�OӋ�ֶ�
1.2 �OӋ�^��
1.3 �����·�OӋ�ČӴ�
1.4 ASIC�OӋ�ļ��g�lչ
��2�� EDA���A
2.1 EDA�Ķ��x
2.2 EDA���g�İlչ�v��
2.3 EDA���g�Ļ�������
2.4 EDA���g�Ļ�������
2.5 EDA���g�Ļ����OӋ˼·
2.6 EDA�OӋ����
2.7 EDA���g�İlչڅ��
2.8 FPGA/CPLDоƬ�Ȳ��M�ɽY��
��3�� ����ϵ�yӲ���OӋ
3.1 ����
3.2 Ӳ�������Z��
3.3 ������¼��g���OӋ���̼��P�I���g
3.4 �OӋ�����L��ģ��
3.5 VHDL�C��
��4�� VHDL�Z�Ի����Y��
4.1 VHDL�Z�Ը���
4.2 VHDL�ĽY������
4.3 VHDL�Z�Ԙ����w���ӽY������
4.4 �ӳ���
4.5 �����ϡ��켰����
��5�� VHDL�Z�Ԕ�����ͼ��\�������
5.1 VHDL�Z�ԵĔ������
5.2 VHDL�Z�ԵĿ��w������
5.3 VHDL�Z�Ե��\�������
��6�� VHDL�Z����Ҫ�����Z��
6.1 ��������Z��
6.2 ���l�����Z��
6.3 Attribute�����c���x�Z��
6.4 Textio
6.5 �Q����̖
��7�� ����߉݋�·�OӋ
7.1 �����T�·
7.2 �x����
7.3 ���a���c�g�a��
7.4 �ӷ���
7.5 ���a��
7.6 ���B�T���������_��
��8�� �r��߉݋�·�OӋ
8.1 �r���̖�͏�λ��̖
8.2 D�|�l��
8.3 T�|�l��
8.4 RS�|�l��
8.5 JK�|�l��
8.6 �Ĵ���
8.7 Ӌ����
8.8 �惦��
8.9 �C���e��
8.10 �C��
��9�� FPGA���d�C��
9.1 FPGA ���d�Ĕ�������ʽ
9.2 FPGA����������^��
9.3 FPGA���d�Ď׷N��ʽ
9.4 CCLK���l���O��
9.5 JTAG朼��乤����ʽ
9.6 VIRTEX оƬ�ļ��d
��10�� ܛ����B
10.1 MAX+PLUSIIܛ��
10.2 Active_HDL���ɭh��
10.3 Synplify��ʹ��
��11�� ��ֵϵ�y�Ġ�Bģ��
11.1 ���B��ֵϵ�y
11.2 ���B��ֵϵ�y
11.3 �đB��ֵϵ�y
11.4 �őB��ֵϵ�y
11.5 ʮ���B��ֵϵ�y
11.6 ��ʮ���B��ֵϵ�y
��12�� HDL���a�L���c���aָ��ܛ����B
�����Ӣ�Č��ձ�
���}�c˼���}
�����īI342